半导体、微纳工艺与 VLSI¶

适合人群¶

希望理解器件、制造、数字集成电路和物理实现完整链条的学习者

最终验收¶

完成一个有器件假设、时序/功耗约束、验证结果和可审查版图/工艺计划的芯片项目。

阶段安排¶

器件物理¶

选课要求： 完成全部 2 门必修，并从 3 门选修候选中选择 1 门。

• Quantum Physics I — 选修候选; MIT; 替代; A
• Microelectronics — 必修; Cornell University; 主线; S
• Microelectronic Devices and Circuits — 选修候选; MIT; 替代; A
• Physics of Semiconductors and Nanostructures — 必修; Cornell University; 主线; A
• Introduction to Nanoelectronics — 选修候选; MIT; 替代; A

阶段退出条件： 从能带与输运假设推导器件 I–V/C–V 特性，并对公开或仿真数据提取紧凑模型参数；留出偏置区间的归一化均方根误差不超过 10%。

工艺¶

选课要求： 完成全部 2 门必修，并从 2 门选修候选中选择 1 门。

• Micro/Nano Processing Technology — 必修; MIT; 主线; S
• Micro and Nanofabrication (MEMS) — 选修候选; EPFL; 替代; A
• Basic Overview of Semiconductor Device Processing and IC Fabrication — 选修候选; IIT Kanpur / NPTEL; 补充; A
• Design and Fabrication of Microelectromechanical Devices — 必修; MIT; 主线; A

阶段退出条件： 提交掩膜层、截面与逐步工艺流程，标注至少 3 个关键尺寸及其容差；用设计规则检查和 FMEA 说明主要失效机理，并量化一个良率敏感性结果。

VLSI 设计¶

选课要求： 完成全部 1 门必修，并从 3 门选修候选中选择 1 门。

• Digital Design and Integrated Circuits — 选修候选; University of California, Berkeley; 替代; B
• Complex Digital Systems — 选修候选; MIT; 补充; B
• Analysis and Design of Digital Integrated Circuits — 必修; MIT; 主线; A
• VLSI Systems — 选修候选; Cornell University; 补充; A

阶段退出条件： 完成一个可综合数字模块的规格、RTL、验证与实现报告；回归测试零失配、目标约束下时序收敛，并列出面积、功耗代理值与至少一次设计空间权衡。

执行规则¶

• 按每个阶段的选课要求完成全部必修与指定数量的选修；若提供完整路径选项，只选择一条并按序完成其中全部课程；可选补充只用于填补明确缺口。
• 阶段内至少完成一个可复现产物，并把失败记录纳入复盘。
• 涉及市电、高压、射频辐射、激光、化学品或加工设备时，必须遵守本地法规并由合格人员监督。