Analysis and Design of Digital Integrated Circuits¶
课程简介¶
- 机构： MIT
- 课程编号： 6.374
- 方向： 数字 VLSI 与芯片设计
- 评级： A
- 角色： 主线
- 难度： 提供方未标准化（请按先修判断）
- 最近复核： 2026-07-28
MIT 的《Analysis and Design of Digital Integrated Circuits》以公开讲义、习题、考试和设计材料构成数字集成电路自学主线；内容骨架可执行，但需用当前课程范围与现代开放仿真补偿付费教材及 2003 年工艺工具链。
为什么选择这门课
主线课程，核心内容可靠，适合按自身背景作为主课或高质量替代。（审阅记录：A content / B tooling）
学习前准备
- 建议先完成方向基础：微电子学
- 建议先完成方向基础：数字逻辑与计算结构
可验证的学习成果
- 解释数字 VLSI 与芯片设计中的核心模型，并说明主要假设与适用边界
- 独立完成代表性推导与题目，并用量纲、极限情形或数值结果交叉检查
- 完成可复现实验或实现，保留原始数据、参数、版本和验证记录
工时与节奏
13 周，每周 9 小时。 这是维护者规划估计，依据课程角色与公开练习、实验密度生成，不是提供方工时承诺。先试学两周，分别记录授课、练习、实验和复盘时间；若实际偏差超过 25%，据实调整剩余计划。
安全等级
仅仿真。 默认实践范围仅限软件、计算或仿真；不得因资源清单中的“实验”标签自行连接实体设备，任何硬件扩展都必须重新核对提供方范围并进行风险评估。
课程资源¶
软件、硬件与成本
软件
- 维护者建议的开源/免费验证路径：Yosys、OpenROAD、OpenSTA、Verilator、GTKWave 与 KLayout
- 资源清单包含公开代码覆盖；复现时固定解释器、依赖、工具链、数据集和 PDK（如适用）版本
硬件
- 资源清单包含实验覆盖；维护者路径将其按计算/仿真实验处理，除非提供方实验手册另有明确说明。只假设具备足够内存和存储运行综合、布局布线及回归测试的计算机；不假设流片。提供方如另列设备或算力要求，以其课程页面为准
成本说明
建议软件栈可开源或免费使用；这只是维护者规划，不是提供方要求。商业许可证、云计算、存储和机构资源如被提供方指定，其费用随方案、地区与机构而变，本文不设固定价格。
公开资源完整度
| 资源类型 | 完整度 |
|---|---|
| 视频 | 无公开材料 |
| 讲义 | 完整 |
| 练习 | 完整 |
| 实验 | 部分 |
| 考试 | 完整 |
| 代码 | 部分 |
资源与访问条件
| 资源 | 访问 | 许可 | 状态 | 复核日期 |
|---|---|---|---|---|
| 课程主页 | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Assignments | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Syllabus | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Exams | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Calendar | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Lecture Notes | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Readings | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Tools | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
| Projects | 无需注册公开访问 | CC BY-NC-SA 4.0 for site materials; third-party exclusions may apply | 官方页已列出 | 2026-07-28 |
“官方页已列出”表示核验日从成功访问的官方来源页发现该链接，不保证目标文件在所有地区或账号状态下都能直接打开。访问不代表获得再分发权；下载、改编或公开发布前，应重新核对提供方页面、目标链接及其中第三方材料的许可。
实践与验收¶
实践闭环
《Analysis and Design of Digital Integrated Circuits · MIT 6.374》RTL 到布局布线的 PPA 与等价性审计
这是维护者为《Analysis and Design of Digital Integrated Circuits · MIT 6.374》建议的自学项目，不是课程官方作业。为数字 VLSI 与芯片设计选择一个小型数字核，使用可许可流程完成综合与布局布线，审查功能等价、时序、功耗代理和拥塞。
来源： 维护者建议项目
交付物
- RTL、接口/时钟/复位规格、时序约束和 PPA 目标
- 可复现综合、布局布线、静态时序与等价检查源文件和脚本
- 网表、约束、原始面积/时序/功耗代理/拥塞和 DRC 摘要
- 一份报告，比较至少 3 个约束点并复盘一次时序或拥塞失败
验收
- RTL 与门级实现通过等价检查，功能回归零失败
- 覆盖最慢/最快角、最小/最大负载和至少 2 个时钟目标
- 关键路径手工逻辑级估算与 STA 报告方向一致且差异得到解释
- 将时钟约束收紧直到首次负裕量，定位路径并量化修正代价
复现要求
- 提交 RTL、约束、流程脚本、配置、测试和 README
- 固定开源 PDK/单元库许可版本、EDA 容器/工具与种子
- 保存原始日志、网表、报告、失败运行配置和校验和
安全边界： 仅仿真 — 仅运行合法授权的数字 EDA 流程；不提交制造、不处理受限 PDK 数据，也不绕过许可证。
风险、缺口与边界
开放讲义、习题、考试和设计材料形成可用教学骨架，但付费教材及 2003 年工艺、SPICE 和版图工作流已经过时；应配合当前课程范围与现代开放仿真。
完成证据
- 按周学习日志：投入时间、问题、错误订正、决策、下一步，并链接本周可复现产物
- 设计审查包：需求与约束、方案权衡、可编辑源文件、适用的 ERC/DRC/时序/稳定性检查、导出物与复现实验
- 代码仓库：固定依赖和工具链、最小运行命令、测试或波形/基准、预期输出与许可说明
- 仿真包：模型或网表、输入、求解器与版本、参数扫描脚本、基准对照、预期结果及一条重新运行命令