跳转至

Basic Overview of Semiconductor Device Processing and IC Fabrication

课程简介

  • 机构: IIT Kanpur / NPTEL
  • 课程编号: 108104865
  • 方向: 微纳工艺与 MEMS
  • 评级: A
  • 角色: 补充
  • 难度: 提供方未标准化(请按先修判断)
  • 最近复核: 2026-07-28

IIT Kanpur / NPTEL 的《Basic Overview of Semiconductor Device Processing and IC Fabrication》以 2026 年视频补充半导体工艺与 IC 制造概览;讲授主线新,但没有实验、代码或开放评分反馈。

为什么选择这门课

补充课程,核心内容可靠,适合按自身背景作为主课或高质量替代。(审阅记录:A-)

学习前准备

  • 建议先完成方向基础:半导体器件
  • 建议先完成方向基础:物理基础

可验证的学习成果

  • 解释微纳工艺与 MEMS中的核心模型,并说明主要假设与适用边界
  • 独立完成代表性推导与题目,并用量纲、极限情形或数值结果交叉检查

工时与节奏

5 周,每周 4 小时。 这是维护者规划估计,依据课程角色与公开练习、实验密度生成,不是提供方工时承诺。先试学两周,分别记录授课、练习、实验和复盘时间;若实际偏差超过 25%,据实调整剩余计划。

安全等级

一般学习活动。 课程记录未要求实体实验;遵守一般用电、人体工学、数据和设备使用规范。

课程资源

软件、硬件与成本

软件

  • 维护者建议的开源/免费验证路径:KLayout、gdsfactory、Python 3 与 Jupyter
  • 资源清单未标注公开代码覆盖;上述工具仅用于维护者建议的独立验证,不代表提供方要求

硬件

  • 资源清单未标注公开实验覆盖;默认只做仿真,不采购机构批准的洁净室、工艺设备、计量设备与个人防护用品;不得以家庭采购替代。如自行扩展,先核对提供方范围并重新评估安全

成本说明

当前维护者路径不设专用硬件采购,建议软件优先采用开源/免费工具;这不是提供方要求。若提供方另列商业软件、元件、设备或机构访问,费用随提供方、地区和机构而变。

公开资源完整度

资源类型 完整度
视频 完整
讲义 部分
练习 部分
实验 无公开材料
考试 无公开材料
代码 无公开材料

资源与访问条件

资源 访问 许可 状态 复核日期
课程主页 无需注册公开访问 NPTEL provider terms 官方页已列出 2026-07-28

“官方页已列出”表示核验日从成功访问的官方来源页发现该链接,不保证目标文件在所有地区或账号状态下都能直接打开。访问不代表获得再分发权;下载、改编或公开发布前,应重新核对提供方页面、目标链接及其中第三方材料的许可。

实践与验收

实践闭环

《Basic Overview of Semiconductor Device Processing and IC Fabrication · IIT Kanpur / NPTEL 108104865》MEMS 工艺流与容差数字验证

这是维护者为《Basic Overview of Semiconductor Device Processing and IC Fabrication · IIT Kanpur / NPTEL 108104865》建议的自学项目,不是课程官方作业。为微纳工艺与 MEMS提出一个虚拟 MEMS/微纳结构与工艺流程,在仿真中验证几何、残余应力、刻蚀偏差和失效裕量。

来源: 维护者建议项目

交付物

  • 器件截面、掩膜层、材料、工艺顺序、设计规则和风险分析
  • 参数化几何/有限元模型与工艺容差扫描源文件
  • 原始位移/频率/应力/热或流体结果及至少 100 个容差样本
  • 一份报告,给出工艺窗口、良率代理、失效模式和版图修正

验收

  • 标称结构与简化梁/膜解析模型的关键响应相差不超过 10%
  • 覆盖最小线宽、最大刻蚀偏差、材料极值和机械接触/屈曲边界
  • 网格加密后关键指标变化低于 5%,并报告能量/力平衡
  • 注入残余应力或掩膜偏移,定位首次设计规则或性能失效

复现要求

  • 提交截面/掩膜、参数化几何、求解、扫描和后处理源文件
  • 固定求解器、材料库、网格规则、工艺参数与容差种子
  • 保存原始场/几何数据、求解日志和自动生成报告

安全边界: 仅仿真 — 仅做工艺规划与仿真;不使用化学品、真空、等离子体、光刻、洁净室设备或真实微机械结构。

风险、缺口与边界

2026 年归档提供了很强的授课主线,但没有可复现实验、代码或开放评分反馈。

完成证据

  • 按周学习日志:投入时间、问题、错误订正、决策、下一步,并链接本周可复现产物
  • 设计审查包:需求与约束、方案权衡、可编辑源文件、适用的 ERC/DRC/时序/稳定性检查、导出物与复现实验