Analog IC Design¶

课程简介¶

IIT Madras / NPTEL 的《Analog IC Design》以 2026 年 12 周视频大纲提供模拟集成电路设计主线，并保留 2018 年归档作为补充；分级反馈与证书考试依赖注册，且没有公开 EDA 项目。

主线审计复核中

这门主线课程仍需人工复核：2026 年官方 12 周视频大纲已确认，但评分反馈和证书考试依赖注册，没有公开 EDA 项目；资源清单仍只收录旧版归档入口。最近审计：2026-07-29。

为什么选择这门课

主线课程，核心内容可靠，适合按自身背景作为主课或高质量替代。（审阅记录：A content / B completion）

学习前准备

可验证的学习成果

工时与节奏

12 周，每周 8 小时。 提供方公布 12 周；上方每周工时是维护者规划估计，依据课程角色与公开练习、实验密度生成，不是提供方承诺。先试学两周，若实际偏差超过 25%，据实调整。

安全等级

仅仿真。 默认实践范围仅限软件、计算或仿真；不得因资源清单中的“实验”标签自行连接实体设备，任何硬件扩展都必须重新核对提供方范围并进行风险评估。

软件、硬件与成本

软件

硬件

资源清单未标注公开实体实验覆盖；维护者路径默认采用计算/仿真。只假设可运行 PDK、角落仿真和版图检查的计算机；不假设流片或实体芯片。提供方如另列设备或算力要求，以其课程页面为准

成本说明

建议软件栈可开源或免费使用；这只是维护者规划，不是提供方要求。商业许可证、云计算、存储和机构资源如被提供方指定，其费用随方案、地区与机构而变，本文不设固定价格。

公开资源完整度

资源与访问条件

资源	访问	许可	状态	复核日期
课程主页	无需注册公开访问	NPTEL provider terms	官方页已列出	2026-07-28
备用课程入口	无需注册公开访问	NPTEL provider terms	归档	2026-07-28

“官方页已列出”表示核验日从成功访问的官方来源页发现该链接，不保证目标文件在所有地区或账号状态下都能直接打开。访问不代表获得再分发权；下载、改编或公开发布前，应重新核对提供方页面、目标链接及其中第三方材料的许可。

实践闭环

《Analog IC Design · IIT Madras / NPTEL 108106105 / NOC26-EE66》运放/数据转换器规格闭环

这是维护者为《Analog IC Design · IIT Madras / NPTEL 108106105 / NOC26-EE66》建议的自学项目，不是课程官方作业。为模拟与混合信号集成电路完成一个运放或小型数据转换器的晶体管级规格闭环，覆盖稳定性、噪声、线性、PVT 与蒙特卡洛失配。

来源： 维护者建议项目

交付物

验收

复现要求

安全边界： 仅仿真 — 仅做晶体管级仿真并遵守 PDK/模型许可；不进行流片、探针台、高压或未经授权的商业 EDA 操作。

风险、缺口与边界

当前 2026 年课程提供结构化的 12 周视频大纲，但分级反馈与可选证书考试依赖注册，且没有公开 EDA 项目。

完成证据